
量子LDPC符号(qLDPC)とは?表面符号の10分の1の量子ビット数で誤り訂正する次世代コード
2026-09-12 ・ 入門
表面符号(サーフェスコード)は、いま最も採用が進んでいる誤り訂正方式です。しかし「1個の論理量子ビットを守るのに、物理量子ビットが数百〜数千個いる」という重いコストが最大の悩みでした。この物理量子ビット数を10分の1まで減らせるかもしれない――そんな注目を集めているのが**量子LDPC符号(qLDPC)**です。IBMが2024年に発表して以降、業界の誤り訂正戦略を塗り替えつつあるこの技術を、2026年9月時点の状況とあわせてやさしく整理します。
この記事で分かること
- 量子LDPC符号(qLDPC)は、表面符号と同等の誤り訂正性能を、大幅に少ない物理量子ビット数で実現できる符号方式であること
- IBMの「bivariate bicycle符号」は288個の物理量子ビットで12個の論理量子ビットを符号化し、表面符号の約10分の1の量子ビット数で済むこと
- IBMはLoon→Kookaburra→Cockatoo→Starling(2029年)というロードマップでqLDPCの実用化を目指しており、Rigetti・Riverlaneなど他社も追随し始めていること
対象読者:誤り訂正の基礎(論理量子ビット・物理量子ビット・表面符号)を知っているエンジニア・学生の方
執筆:ゆるふわ量子編集部 最終更新日:2026年9月12日
量子LDPC符号(qLDPC)とは何か
量子LDPC符号(Quantum Low-Density Parity-Check code, qLDPC)
古典通信の世界で使われる「LDPC符号(低密度パリティ検査符号、Wi-Fiや5Gの誤り訂正にも使用)」の考え方を量子向けに拡張した符号ファミリー。各チェック(パリティ検査)が関わるデータ量子ビットの数を少なく保ちながら、表面符号よりもずっと高い「符号化レート」(物理量子ビット数に対して符号化できる論理量子ビット数の割合)を狙える設計になっている。
誤り訂正の基本は「多数の物理量子ビットで1個の論理量子ビットを守る」ことでした。表面符号はこの代表格で、実装がシンプルでエラーしきい値も高いという利点がある一方、2次元の格子に量子ビットを並べ、最近接の量子ビット同士しか相互作用させない設計のため、符号化レートが低いという欠点を抱えています。qLDPCは、量子ビット同士をチップ上で離れた場所とも接続する「長距離配線」を使うことで、このレートを大きく改善しようという発想です。
なぜ表面符号だけでは足りないのか
この「符号化レートの低さ」こそが、大規模フォールトトレラント量子コンピュータへの最大のボトルネックでした。qLDPCはこのボトルネックに正面から挑む技術です。
ブレークスルー:288個の物理量子ビットで12個の論理量子ビット
IBMは2024年3月、Nature誌に「高いしきい値・低いオーバーヘッドを両立する量子メモリ」と題した論文を発表しました2。ここで提案されたbivariate bicycle(BB)符号、通称「グロス符号」は、144個のデータ量子ビットと144個のチェック(シンドローム測定用)量子ビット、合計288個の物理量子ビットで、12個の論理量子ビットを符号化します。
288個
グロス符号が使う物理量子ビットの総数(データ144+チェック144)
12個
その288個から得られる論理量子ビットの数
約10倍
同じ誤り訂正性能を表面符号で得ようとした場合との量子ビット数の差
IBMによれば、このグロス符号は表面符号と同等の誤り訂正性能を持ちながら、必要な物理量子ビット数は10分の1で済むといいます2。「符号の名前の由来」も面白く、144個という数は「1グロス(gross、12ダース=144の意味)」から来ています。
表面符号
- 最近接の量子ビット同士だけで実装できる
- エラーしきい値が比較的高い(約0.5〜1%)
- 符号化レートが低く、物理量子ビットの消費が大きい
- 既に実機(Google Willow等)で実証済み
qLDPC(bivariate bicycle符号)
- チップ上の離れた量子ビット同士をつなぐ長距離配線が必要
- 符号化レートが高く、同じ性能をより少ない量子ビットで実現
- 長距離配線の実装難易度が高く、ハードウェアが複雑化
- 2025年以降、実機での要素実証が始まった段階
IBMのロードマップ:Loon→Kookaburra→Cockatoo→Starling
qLDPCは理論だけでは動きません。144個のデータ量子ビットを「離れた量子ビットともつなぐ」には、これまでの超伝導チップにはない長距離配線が必要です。IBMはこれを実現するため、複数世代のチップに分けて要素技術を実証するロードマップを敷いています3。
IBMのqLDPC実用化ロードマップ
Loon(2025年)
長距離接続用「Cカプラー」と多層配線、高速リセット回路を実証する実験チップ
Kookaburra(2026年)
qLDPCメモリと論理演算ユニット(LPU)を組み合わせた初のモジュール
Cockatoo(2027年)
「Lカプラー」でモジュール同士をもつれさせ、拡張可能性を実証
Starling(2029年)
200個の論理量子ビット・1億ゲートを実行するフォールトトレラント機
2025年11月、IBMはLoonチップの発表とあわせて、もう1つの重要な成果を明らかにしました。誤り症状(シンドローム)を読み取って訂正内容を計算する「デコーダー」を、FPGA上で480ナノ秒以下というリアルタイム速度で動かすことに成功したのです4。
なぜデコード速度が重要なのか
どれだけ符号設計が優れていても、エラーが起きてから訂正を計算するのが遅すぎると、次のエラーが積み重なって訂正が追いつきません。IBMのデコーダー「Relay-BP」は、他の主要なデコーダーと比べて5〜10倍速いとされ、しかも当初の目標より1年前倒しで達成されました4。
IBMだけじゃない:qLDPCへの広がり
qLDPCはIBM独自の技術ではなく、業界全体で研究開発が加速している方向性です。
- Rigetti × Riverlane — Rigetti Computingは、誤り訂正専業のRiverlaneと共同で、DARPAの量子ベンチマーキング構想(QBI)の下、qLDPC符号をハードウェア・ファームウェアレベルでネイティブに実行できるよう共同設計を進めています5。
- 中性原子方式での研究 — 光ピンセットで原子を自在に並べ替えられる中性原子方式は、量子ビット同士を柔軟に「移動」させられるため、qLDPCが要求する長距離接続と相性が良いと考えられており、学術界でも実装方式の研究が進んでいます6。
- decoder・ソフトウェア側の専業化 — Riverlaneのようにデコーダー開発に特化する企業が増え、ハードウェア(qLDPCを物理的に実装する側)とソフトウェア(デコードを高速化する側)の分業が進みつつあります。
課題と注意点
まだ「使える」段階ではない
qLDPCは有望な理論とロードマップですが、2026年9月時点では要素技術の実証段階です。長距離配線を持つチップは製造がより複雑になり、歩留まりや配線由来のノイズといった新たな課題も抱えています。IBMのStarling(2029年目標)も、あくまで同社のロードマップ上の目標であり、これまでの実績(前倒し達成の例もある)を踏まえても、確定した未来ではない点には注意が必要です。
まとめ
- qLDPC(量子LDPC符号)は、表面符号と同等の誤り訂正性能を、大幅に少ない物理量子ビット数で実現しようとする次世代の誤り訂正符号
- IBMのbivariate bicycle(グロス)符号は、288個の物理量子ビットで12個の論理量子ビットを符号化し、表面符号の約10分の1の量子ビット数で済む
- IBMはLoon(2025)→Kookaburra(2026)→Cockatoo(2027)→Starling(2029)というロードマップで実用化を目指しており、480ナノ秒のリアルタイム誤り訂正デコーダーも前倒しで実証済み
- Rigetti・Riverlaneの協業や中性原子方式での研究など、IBM以外にもqLDPCへの取り組みが広がりつつある
もう少し詳しく(背景)
なぜ表面符号は「符号化レートが低い」のでしょうか。表面符号は2次元格子の上に量子ビットを並べ、隣り合う量子ビット同士だけでチェックを行う設計です。これは実装がシンプルで、超伝導チップの製造技術とも相性が良い一方、格子1枚あたりで守れる論理量子ビットの数がごくわずかという代償を伴います。qLDPCは、チップ上の離れた量子ビット同士を配線でつなぐことで、1つのチェックがより多くの、かつ工夫された組み合わせのデータ量子ビットに触れられるようにし、結果として少ない物理量子ビットで多くの論理量子ビットを符号化できるようにしています7。
ただし「フリーランチ」ではありません。長距離配線は製造上のノイズ源になりやすく、また符号のデコード(どこにエラーが起きたかを推定する計算)も表面符号のマッチング問題より複雑になりがちです。IBMが2025年に発表したRelay-BPデコーダーの成果は、まさにこの「デコードの複雑さ」という課題に対する回答の1つでした4。qLDPCが表面符号を置き換えるのか、それとも用途によって使い分けられるのかは、今後数年の技術実証(特にKookaburra以降の実機データ)にかかっています。
次に読むなら
さらに理解を深めるには、誤り訂正の基礎は量子の誤り訂正入門、いま主流の符号の実装は表面符号をQiskitで実装、実装方式の違いは量子コンピュータの方式まとめ、企業動向は量子コンピュータ企業マップ2026、実用化の時期感は量子コンピュータの実用化はいつ?へどうぞ。
参考資料・出典
- How IBM will build the world's first large-scale, fault-tolerant quantum computer | IBM Quantum Computing BlogIBM公式ブログ。bivariate bicycle符号の詳細(288物理量子ビットで12論理量子ビット、表面符号比10分の1)と、Loon〜Starlingのロードマップを解説(2025年6月)
- High-threshold and low-overhead fault-tolerant quantum memory | NatureIBMによるbivariate bicycle符号の原論文(2024年3月、査読済み)
- IBM Unveils "Nighthawk" and "Loon" Quantum Chips | PostQuantum.comLoonチップの長距離Cカプラー・多層配線・480ナノ秒デコーダーの詳細に関する解説記事(2025年11月)
- Rigetti Computing Selected to Participate in DARPA's Quantum Benchmarking InitiativeRigettiとRiverlaneによるqLDPC符号の共同設計に関するプレスリリース(2025年4月)
ゆるふわポータルでは、一次情報・公的資料にもとづき、専門用語をできるだけやさしく翻訳することを心がけています。内容に誤りや古い情報がある場合は、お問い合わせからご連絡ください。
執筆:ゆるふわ量子編集部 最終更新日:2026年9月12日
Footnotes
-
論理量子ビット1個を作るための物理量子ビット数(オーバーヘッド)は符号や目標エラー率によって大きく変わるが、表面符号では数百〜数千個規模とされることが多い。詳しくは誤り訂正入門の記事を参照。 ↩
-
Bravyi, S. et al. "High-threshold and low-overhead fault-tolerant quantum memory." Nature 627, 778–782 (2024)。144個のデータ量子ビットと144個のチェック量子ビット(合計288個)で12個の論理量子ビットを符号化する「bivariate bicycle符号(グロス符号)」を提案し、表面符号と同等の性能を10分の1の量子ビット数で達成できるとした。 ↩ ↩2
-
IBM Quantum Blog, "How IBM will build the world's first large-scale, fault-tolerant quantum computer" (2025年6月)。Loon(2025年、長距離接続用Cカプラーや多層配線、高速リセットを実証)、Kookaburra(2026年、qLDPCメモリと論理演算ユニットを組み合わせた初のモジュール)、Cockatoo(2027年、Lカプラーでモジュール間のもつれを実証)を経て、2029年にStarling(200論理量子ビット・1億ゲート)を完成させるロードマップを提示している。 ↩
-
IBMは2025年11月、誤りシンドロームの復号をFPGA上で480ナノ秒以下のリアルタイムで行う「Relay-BP」デコーダーを発表。他の主要デコーダーと比べて5〜10倍速いとされ、当初計画より1年前倒しでの達成とされている。 ↩ ↩2 ↩3
-
Rigetti Computingは2025年、DARPAの量子ベンチマーキング構想(QBI)のStage Aに採択され、誤り訂正専業のRiverlaneと共同でqLDPC符号をネイティブに実行できるハードウェア・ファームウェアの共同設計を進めていると発表した。 ↩
-
光ピンセットで原子配置を自在に並べ替えられる中性原子方式は、量子ビット間の長距離接続をqLDPC符号に応用しやすいアーキテクチャとして、学術界で符号設計・誤り検出手法の研究が進められている(例: arXiv:2404.13010ほか)。 🌸 ↩
-
「グロス符号」という通称は、符号化に使うデータ量子ビット数144が「1グロス(gross、12ダース=144)」に相当することに由来する。 ↩